本發(fā)明屬于集成電路制造，具體涉及一種evs像素電路。
背景技術：
1、基于事件的視覺傳感器(evs)是一種生物啟發(fā)的傳感器，通過將輸出數(shù)據(jù)限制為每個像素的亮度變化，并結合坐標和時間信息，實現(xiàn)低延遲的高速數(shù)據(jù)輸出。它們以物體的運動為重點，捕捉物體的詳細運動，更適合用于開發(fā)作為機器的“眼睛”，尤其在自動駕駛領域。
2、evs像素電路中，由于電路內(nèi)部器件的隨機噪聲，evs像素會產(chǎn)生隨機性的背景噪聲事件。在絕大多數(shù)情況下，這些隨機的噪聲事件都是不希望的。它們不包含任何有用信息，但占用事件信號傳輸帶寬并對后面的算法產(chǎn)生不利影響，例如降低目標物體識別和跟蹤的精度。因此，evs像素的噪聲事件數(shù)量必須控制在一個可接受的水平。evs像素的噪聲事件數(shù)量和像素延遲存在折中的關系。一般希望evs像素具有較低的延遲以適應一些低光照場景下的應用，但是這會增加輸出噪聲電壓和噪聲事件數(shù)量，尤其是evs像素電路中的對數(shù)前端電路中的放大器所貢獻的噪聲。
技術實現(xiàn)思路
1、本發(fā)明的目的在于提供一種evs像素電路，采用了class-ab放大器來降低放大器導致的輸出rms噪聲。第三晶體管的源極連接至偏置電壓；第三晶體管的柵極連接放大器的輸入。在不增加像素延遲、面積和功耗的條件下，放大器導致的輸出rms噪聲直接降低為傳統(tǒng)方法的一半，從而減少evs像素輸出的隨機性背景噪聲事件?？捎行Ы档蚭vs像素的總輸出噪聲以及由此引起的隨機性噪聲事件。
2、本發(fā)明提供一種evs像素電路，包括：
3、對數(shù)前端電路和外圍電路；所述對數(shù)前端電路包括第一晶體管和放大器；所述外圍電路生成所述放大器的偏置電壓并控制所述放大器的偏置電流；
4、所述放大器為class-ab放大器，所述放大器包括第二晶體管和第三晶體管；所述第三晶體管的源極連接至所述偏置電壓；所述第三晶體管的柵極與所述第二晶體管的柵極相連并共同作為所述放大器的輸入；所述第三晶體管的漏極一側引出所述放大器的輸出；所述第一晶體管作為反饋元件跨接在所述放大器的輸入和輸出之間。
5、進一步的，所述對數(shù)前端電路還包括：第四晶體管和第五晶體管；所述第四晶體管和第五晶體管組成源極跟隨器將所述放大器的輸出電壓作緩沖處理。
6、進一步的，所述對數(shù)前端電路還包括：光電二極管，所述光電二極管的等效電路模型為并連的第一電流源和第二電容，所述第一電流源的正端連接所述所述放大器的輸入；所述第一電流源的負端接地。
7、進一步的，所述第一晶體管的柵極連接所述放大器的輸出，所述第一晶體管的源極連接所述放大器的輸入，所述第一晶體管的漏極連接電源；
8、所述對數(shù)前端電路還包括：第一電容，所述第一電容也作為反饋元件跨接在所述放大器的輸入和輸出之間。
9、進一步的，所述外圍電路包括第二電流源，晶體管二和晶體管三以及一個緩沖器；所述晶體管二和所述第二晶體管相同；所述晶體管三和所述第三晶體管相同；所述晶體管二的柵極和所述所述晶體管三的柵極相連，具有相同的柵極引出端；所述晶體管二的漏極和所述所述晶體管三的漏極相連，具有相同的漏極引出端；所述柵極引出端與所述漏極引出端短接在一起。
10、進一步的，所述第二電流源的正端連接電源端；所述第二電流源的負端連接所述晶體管三的的源極和所述緩沖器的輸入；所述所述緩沖器的輸出為所述偏置電壓；所述緩沖器的輸出作為總線輸出給整個像素陣列或者一組像素單元。
11、進一步的，所述第三晶體管的漏極與所述第二晶體管的漏極相連并共同作為所述放大器的輸出。
12、進一步的，所述放大器還包括：第六晶體管和第七晶體管；所述第二晶體管、所述第三晶體管、所述第六晶體管和所述第七晶體管一起構成了共源共柵放大器；所述第三晶體管的漏極連接所述第七晶體管的源極；所述第七晶體管的漏極與所述第六晶體管的漏極相連并共同作為所述放大器的輸出；所述第六晶體管的源極連接所述第二晶體管的漏極；所述第二晶體管的源極接地。
13、本發(fā)明提供另一種evs像素電路，包括：
14、對數(shù)前端電路，所述對數(shù)前端電路包括第一晶體管、放大器、第一電壓源和第二電壓源；所述第一電壓源和所述第二電壓源調(diào)節(jié)所述放大器的偏置電流；
15、所述放大器為共源共柵放大器且為class-ab放大器，所述放大器包括第二晶體管、第三晶體管、所述第六晶體管和所述第七晶體管；所述第三晶體管的源極連接至電源電壓，所述第三晶體管的漏極連接所述第七晶體管的源極；所述第七晶體管的漏極與所述第六晶體管的漏極相連并共同作為所述放大器的輸出；所述第六晶體管的源極連接所述第二晶體管的漏極；所述第二晶體管的源極接地；
16、所述第三晶體管的柵極連接所述第一電壓源的正端，所述第二晶體管的柵極連接所述第二電壓源的負端，所述第一電壓源的負端與所述第二電壓源的正端相連并共同作為所述放大器的輸入；
17、所述第一晶體管作為反饋元件跨接在所述放大器的輸入和輸出之間。
18、進一步的，所述第一電壓源包括電流源一和pmos晶體管構成的第一源極跟隨器；所述電流源一的正端連接電源電壓，所述電流源一的負端連接所述pmos晶體管的源極；所述pmos晶體管的漏極接地；
19、所述第二電壓源包括電流源二和nmos晶體管構成的第二源極跟隨器；所述nmos晶體管的漏極連接電源電壓，所述nmos晶體管的源極連接所述電流源二的正端，所述電流源二的負端接地。
20、與現(xiàn)有技術相比，本發(fā)明具有如下有益效果：
21、本發(fā)明提供一種evs像素電路，對數(shù)前端電路和外圍電路；所述對數(shù)前端電路包括放大器；所述外圍電路生成所述放大器的偏置電壓并控制所述放大器的偏置電流；所述放大器為class-ab放大器，所述放大器包括第二晶體管和第三晶體管；所述第三晶體管的源極連接至所述偏置電壓；所述第三晶體管的柵極與所述第二晶體管的柵極相連并共同作為所述放大器的輸入；所述第三晶體管的漏極一側引出所述放大器的輸出；所述第一晶體管作為反饋元件跨接在所述放大器的輸入和輸出之間。本發(fā)明的evs像素電路中，采用了class-ab放大器來降低放大器導致的輸出rms噪聲。所述第三晶體管t3的源極連接至所述偏置電壓；所述第三晶體管t3的柵極與所述第二晶體管t2的柵極相連并共同作為所述放大器的輸入。在不增加像素延遲、面積和功耗的條件下，放大器導致的輸出rms(均方根)噪聲直接降低為傳統(tǒng)方法的一半，從而減少evs像素輸出的隨機性背景噪聲事件。可有效降低evs像素的總輸出噪聲以及由此引起的隨機性噪聲事件。設計簡單，無額外像素單元的面積和功耗開銷。
1.一種evs像素電路，其特征在于，包括：
2.如權利要求1所述的evs像素電路，其特征在于，
3.如權利要求1所述的evs像素電路，其特征在于，
4.如權利要求1所述的evs像素電路，其特征在于，
5.如權利要求1所述的evs像素電路，其特征在于，
6.如權利要求5所述的evs像素電路，其特征在于，
7.如權利要求1所述的evs像素電路，其特征在于，
8.如權利要求1所述的evs像素電路，其特征在于，
9.一種evs像素電路，其特征在于，包括：
10.如權利要求9所述的evs像素電路，其特征在于，